您的位置:首页实用技术
下一代移动内存规格LPDDR4最快明年出炉
2013-12-23 11:02:40 作者:sales10 来源: 浏览次数:0 文字大小:【】【】【

    正如同其前一代规格,下一代移动内存标准(Low Power Memory Device Standard,低功耗内存组件标准) LPDDR4 的目标是将数据速率提高一倍的同时也将功耗减半;但内存接口标准组织 JEDEC 恐怕要到 2014年才会公布其第一版规格内容;至于 LPDDR3 目前仍在努力扩大市场,目前大多数移动设备(包括智能手机与平板),仍仅支持LPDDR2。

    JEDEC 的JC-42.6低功耗内存标准小组委员会主席Hung Vuong表示,该组织正在进行LPDDR4标准拟定的最后阶段,目标是在明年正式公布。而JEDEC也在 8月公布了更新版的LPDDR3规格(2012年第一季首度发表),可支持2,133 Mbit/s的数据速率。

    LPDDR3 包括写入均衡(write-leveling)以及指令/寻址训练(command/address training)等主要功能,让内存控制器能在补偿讯号扭曲(signal skew)的同时,确定数据输入建立以及达到时间上(以及指令与寻址输入时间)的要求。

    选择性芯片内部中断电阻(on-die termination),提供LPDDR3数据信道一个轻中断功能,以改善高速信令并将对功耗、系统运作与接脚数(pin count)的冲击降到最小;此外LPDDR3配备了低I/O电容。

            《国际电子商情》SK Hynix 的8Gb LPDDR3内存模块
SK Hynix 的8Gb LPDDR3内存模块

    “LPDDR3 的挑战是产品上市时程;”Vuong表示,在LPDDR3规格于2011年着手订定之前,LPDDR2从公布到产品上市的时间花了三年。而针对 LPDDR4,JEDEC的目标是将LPDDR3的数据速率提高一倍、达到3,200 Mbit/s,同时将功耗降低50%;目前标准小组的挑战就在于如何降低功耗,并且需要考虑到架构、信令与电压的改变。

    Vuong 指出,除了数据速率与功耗的改善,组件与系统制造商还需要知道LPDDR4的三件事情;第一是架构的改变,LPDDR4裸晶目前在结构上是一个两通道 x16 DRAM:“这种架构的目的是改善时序收敛(timing closure),并降低内部DRAM裸晶的功率。”

    互连接口也有所改变,LPDDR4的新信令规格采用低电压摆幅中断逻辑(low-voltage swing terminated logic),最大可配置中断电阻为350 mVpp;此外加入了数据总线转换反向(data bus inversion),以改善信号的完整性。第三个大改变是LPDDR4的运作电压为1.1 V,不过未来可根据需要选择转向1.0 V。

    “我们的目标是将带宽性能提升一倍,此外也更严谨地看待电源使用模式;”美光(Micron)架构开发总监、JC-42.6小组成员Dan Skinner表示,对移动系统来说,功耗永远是内存架构开发的优先考虑,但对PC与服务器内存来说,功耗的重要性远不及成本与性能(这方面随着数据 中心的节能趋势其实也有所改变)。

    此外,由于电池的外观通常是不会改变,因此也让内存设计必须强调功耗问题,也亟需要有所改善。Skinner表示,目前他们有最小的性能目标:“一旦该性能水平已经达成,在最佳功耗上达到该水平将会是第一优先。”

    Vuong 表示,LPDDR4规格的发表日期尚未确定,JEDEC JC-42.6小组仍在努力中,且也不排除将数据速率提升至4,266 Mbit/s。

当前共有 0 人发表了评论.